https://scholars.lib.ntu.edu.tw/handle/123456789/366792
標題: | A 3.6GHz 1MHz-Bandwidth Delta-Sigma Fractional-N PLL with a Quantization-Noise Shifting Architecture in 0.18μm CMOS | 作者: | W.-H. Chiu T.-H. Lin TSUNG-HSIEN LIN |
公開日期: | 六月-2011 | 起(迄)頁: | 114-115 | 來源出版物: | IEEE Symposium on VLSI Circuits | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/366792 |
顯示於: | 電子工程學研究所 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。