https://scholars.lib.ntu.edu.tw/handle/123456789/380101
標題: | Power and area reduction in multi-stage addition using operand segmentation | 作者: | CHIA-HSIANG YANG Chan, C.-D. Liu, W.-C. Yang, C.-H. Jou, S.-J. CHIA-HSIANG YANG |
公開日期: | 2013 | 來源出版物: | 2013 International Symposium on VLSI Design, Automation, and Test, VLSI-DAT 2013 | URI: | http://www.scopus.com/inward/record.url?eid=2-s2.0-84881327162&partnerID=MN8TOARS http://scholars.lib.ntu.edu.tw/handle/123456789/380101 |
DOI: | 10.1109/VLDI-DAT.2013.6533879 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。