https://scholars.lib.ntu.edu.tw/handle/123456789/427701
標題: | Joint AGC-Equalization (Joint AGC-EQ) Algorithm and VLSI Architecture For Wirelined Transceiver Designs | 作者: | Jyh-Ting Lai An-Yeu Wu Chien-Hsiung Lee AN-YEU(ANDY) WU |
公開日期: | 2007 | 卷: | 15 | 期: | 2 | 起(迄)頁: | 997-1001 | 來源出版物: | IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Brief) | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/427701 | DOI: | 10.1109/TVLSI.2007.893593 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。