https://scholars.lib.ntu.edu.tw/handle/123456789/427703
標題: | High-Performance VLSI Architecture of Decision Feedback Equalizer for Gigabit Systems | 作者: | Chih-Hsiu Lin An-Yeu Wu Fan-Min Li AN-YEU(ANDY) WU 吳安宇 |
公開日期: | 2006 | 卷: | 53 | 期: | 9 | 起(迄)頁: | 381-391 | 來源出版物: | IEEE Trans. Circuits and Systems, Part-II: Express Briefs | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/427703 | ISSN: | 15497747 | DOI: | 10.1109/tcsii.2006.881165 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。