https://scholars.lib.ntu.edu.tw/handle/123456789/427747
標題: | Low-Latency Voltage-Racing Winner-Take-All (VR-WTA) Circuit for Acceleration of Learning Engine | 作者: | Chia-Heng Wu Ting-Sheng Chen Ding-Yuan Lee An-Yeu (Andy) Wu AN-YEU(ANDY) WU 吳安宇 |
公開日期: | 2017 | 來源出版物: | Int. Symp. VLSI Design, Automation, and Test | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/427747 | DOI: | 10.1109/vlsi-dat.2017.7939641 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。