https://scholars.lib.ntu.edu.tw/handle/123456789/497929
標題: | Topology generation and floorplanning for low power application-specific network-on-chips | 作者: | Lee, W.-Y. HUI-RU JIANG |
公開日期: | 2008 | 起(迄)頁: | 283-286 | 來源出版物: | 2008 International Symposium on VLSI Design, Automation, and Test, VLSI-DAT | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/497929 | DOI: | 10.1109/VDAT.2008.4542468 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。