https://scholars.lib.ntu.edu.tw/handle/123456789/497930
標題: | Simultaneous floorplanning and buffer block planning. | 作者: | Jiang, Iris Hui-Ru Chang, Yao-Wen Jou, Jing-Yang HUI-RU JIANG YAO-WEN CHANG |
公開日期: | 2003 | 起(迄)頁: | 431-434 | 來源出版物: | Proceedings of the 2003 Asia and South Pacific Design Automation Conference, ASP-DAC '03, Kitakyushu, Japan, January 21-24, 2003 | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/497930 | DOI: | 10.1145/1119772.1119858 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。