https://scholars.lib.ntu.edu.tw/handle/123456789/497998
標題: | A design flow for multiplierless linear-phase FIR filters: from system specification to Verilog code. | 作者: | Jheng, Kai-Yuan Jou, Shyh-Jye Wu, An-Yeu AN-YEU(ANDY) WU |
公開日期: | 2004 | 起(迄)頁: | 293-296 | 來源出版物: | Proceedings of the 2004 International Symposium on Circuits and Systems, ISCAS 2004, Vancouver, BC, Canada, May 23-26, 2004 | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/497998 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。