https://scholars.lib.ntu.edu.tw/handle/123456789/498226
標題: | A 0.5-V 1.9-GIk low-power phase-locked loop in 0.18-μm CMOS | 作者: | Hsieh, H.-H. Lu, C.-T. LIANG-HUNG LU |
公開日期: | 2007 | 起(迄)頁: | 164-165 | 來源出版物: | IEEE Symposium on VLSI Circuits, Digest of Technical Papers | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/498226 | DOI: | 10.1109/VLSIC.2007.4342699 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。