https://scholars.lib.ntu.edu.tw/handle/123456789/173538
標題: | 用於低電壓高速超大型積電之100 奈米絕緣體上矽具LDD 之
金氧半SPICE 元件模型(1/3) A Compact Threshold Voltage Model for Gate Misalignment Effect of DG FD SOI nMOS Devices Considering Fringing Electric Field Effects |
作者: | 郭正邦 | 公開日期: | 31-七月-2004 | 出版社: | 臺北市:國立臺灣大學電子工程學研究所 | URI: | http://ntur.lib.ntu.edu.tw//handle/246246/20015 | 其他識別: | 922218E002029 | Rights: | 國立臺灣大學電子工程學研究所 |
顯示於: | 電子工程學研究所 |
檔案 | 描述 | 大小 | 格式 | |
---|---|---|---|---|
922218E002029.pdf | 756.47 kB | Adobe PDF | 檢視/開啟 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。