https://scholars.lib.ntu.edu.tw/handle/123456789/310517
標題: | Gate Misalignment Effect Related Capacitance Behavior of a 100nm DG FD SOI NMOS Device with n+/p+ Poly Top/Bottom Gate | 作者: | J. B. Kuo C. H. Hsu C. P. Yang JAMES-B KUO |
公開日期: | 十月-2004 | 起(迄)頁: | 397-400 | 來源出版物: | IEEE Conference on Electron Devices and Solid-State Circuits | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/310517 | DOI: | 10.1109/edssc.2005.1635290 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。