https://scholars.lib.ntu.edu.tw/handle/123456789/352210
標題: | A False-Path Aware Formal Static Timing Analyzer Considering Simultaneous Input Transitions | 作者: | Shih-Heng Tsai CHUNG-YANG HUANG |
公開日期: | 六月-2009 | 起(迄)頁: | 25-30 | 來源出版物: | IEEE/ACM Design Automation Conference (DAC) | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/352210 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。