https://scholars.lib.ntu.edu.tw/handle/123456789/310820
標題: | Zero-Skew Clock-Tree Optimization with Buffer-Insertion/Sizing and Wire-Sizing | 作者: | Jeng-Laing Tsai Tsung-Hao Chen CHUNG-PING CHEN |
公開日期: | 四月-2004 | 卷: | 23 | 期: | 4 | 起(迄)頁: | 565-572 | 來源出版物: | IEEE Transactions on Computer-Aided Design of Integrated Circuits And Systems (TCAD) | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/310820 | DOI: | 10.1109/TCAD.2004.825875 |
顯示於: | 電子工程學研究所 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。