https://scholars.lib.ntu.edu.tw/handle/123456789/387274
標題: | A fully parallel ldpc decoder architecture using probabilistic min-sum algorithm for high-throughput applications | 作者: | CHIA-HSIANG YANG Cheng, C.-C. Yang, J.-D. Lee, H.-C. Yang, C.-H. Ueng, Y.-L. CHIA-HSIANG YANG |
公開日期: | 2014 | 卷: | 61 | 期: | 9 | 起(迄)頁: | 2738-2746 | 來源出版物: | IEEE Transactions on Circuits and Systems I: Regular Papers | URI: | http://www.scopus.com/inward/record.url?eid=2-s2.0-84906951064&partnerID=MN8TOARS http://scholars.lib.ntu.edu.tw/handle/123456789/387274 |
DOI: | 10.1109/TCSI.2014.2312479 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。